Chiplet时代来到，Die-to-Die接口成新挑战
发布时间：2021-10-29 13:56:19 所属栏目：通讯 来源：互联网
导读：在高性能计算和人工智能应用中，大的芯片被分为两个或多个同质Die；在网络应用中，I/O和互连内核被分为单独的Die。 在这些不同种类芯片中， Die-to-Die的互连必须不影响整体系统性能，并且要求低延迟、低功耗和高吞吐量。对于多Die SoC 设计人员来说，需要关
|
在高性能计算和人工智能应用中，大的芯片被分为两个或多个同质Die；在网络应用中，I/O和互连内核被分为单独的Die。
在这些不同种类芯片中， Die-to-Die的互连必须不影响整体系统性能，并且要求低延迟、低功耗和高吞吐量。对于多Die SoC 设计人员来说，需要关注链路延迟、跨链路的数据一致性、可接受的误码率 (BER) 及其控制机制、带宽和分支以及Die到Die接口协议这些Die-to-Die接口的要求。
例如针对高性能计算 (HPC) 的多裸片SoC 的一个常见用例是在同一封装中组装多个同质die，如下图所示，一个互连网格连接每个die中的所有 CPU 集群和共享内存组。Die-to-Die链路连接两个Die中的网状互连，如同它们是同一互连的一部分。在这其中，至关重要的是，一个Die中的 CPU 能够以最小的延迟访问另一个die中的内存，同时支持缓存一致性。通常，利用CXL或CCIX 流量的优势来降低链路延迟。
（编辑：站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
站长推荐